# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-298177

(43)Date of publication of application: 05.12.1988

(51)Int.CI.

G01R 31/28 H01L 21/66

(21)Application number : 62-133814

(71)Applicant: ADVANTEST CORP

(22)Date of filing:

29.05.1987


(72)Inventor: UEDA MOTOO

HASEGAWA SHINPEI SHIMIZU TOSHIYUKI

## (54) IC TEST SYSTEM

## (57)Abstract:

PURPOSE: To achieve a test operation exact in time, by a method wherein the execution by lines of a test program is controlled with higher-order processors, actual execution of the program is done with a lowerorder processor and the high- and lower-order processors are operated by the same clock signal. CONSTITUTION: A plurality of lower-order processors 23AW23N are connected to a higher-order processor 21. The processor 21 decides whether a program line read is executed or not checking progress in a test for an element to be tested and assigns actual execution of the program line decided to be executed to any of the processors 23AW23N connected at a lower order. The processor 21 and the processors 23AW23N are connected to a bidirectional bus 27 to obtain complete synchronization of control processing between the processors and a system clock ck of the processor 21 is supplied to the processors 23AW23N.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

99日本国特許庁(JP)

⑩特許出願公開

## ⑫ 公 開 特 許 公 報 (A)

昭63-298177

(int.Cl.4)

識別記号

庁内整理番号

❸公開 昭和63年(1988)12月5日

G 01 R 31/28 H 01 L 21/66 H-6912-2G 6851-5F

審査請求 未請求 発明の数 1 (全7頁)

②特 願 昭62-133814

**20出 願 昭62(1987)5月29日** 

⑩発 明 者 植 田 基 夫

マイス 東京都練馬区旭町1丁目32番1号 株式会社アドバンテス

ト内

⑩発 明 者 長 谷 川 真 平

東京都練馬区旭町1丁目32番1号 株式会社アドバンテス

卜内

**砂**発 明 者 清 水 敏 行

東京都練馬区旭町1丁目32番1号 株式会社アドバンテス

ト内

の出 願 人 株式会社 アドバンテ

勇

スト の代 理 人 弁理士 草 野 卓

東京都練馬区旭町1丁目32番1号

明 細

1. 発明の名称

ICテストシステム

2. 特許請求の範囲

(i) テストプログラムの実行を制御する上位の処理装置と

その上位の処理装置により制御され、デストプログラムを行単位でモジュールアクセスする命令、テストステークスを更新する命令を実行する複数の下位の処理装置と、

その上位の処理装置により制御され、命令の実行に伴って被試験業子に対する試験信号の発生、被試験業子の出力信号の測定をそれぞれ行う複数のハードウェアモジュールと

から成る1Cテストシステムであって、

下位の各処理装置のステータス情報を、上位の 処理装置と下位の各処理装置とを接続するデータ パスの同一のピット線へ供給する手段と、

上位の処理装置からシステムクロックを下位の 各処理装置に供給する手段と を有するICテストシステム。

3. 発明の詳細な説明

「産業上の利用分野」

この発明は階層構造をした分散型アーキテクチャを有するICテストシステムに関する。

「従来の技術」

第3図は従来の1Cテストシステムの構成例を示す図である。1Cテストシステムでは、被試験素子を試験するテストシーケンスが記述されたプログラムが記憶装置(図示せず)に格納されており、中央処理装置11が記憶装置からそのテストプログラムを読出して順次実行するように構成され、例えば半導体メモリ業子を試験するためのテスト動作の全てを中央処理装置11が制御するようになっている。

中央処理装置 1 1 には制御線 1 2 によりハードウェアモジュール 1 3 A, 1 3 B, 1 3 C ~ 1 3 Nが接続されており、中央処理装置 1 1 がテストプログラムを解読して実行するに伴って出力する制御信号はこれらハードウェアモジュール 1 3 A,

## 特開昭63-298177 (2)

13B, 13C~13Nに供給される。

その制御信号は、例えば、被試験素子の所定の 人力端子に対して 5 . 2 5 V の直流信号を供給するための制御信号であり、この制御信号が供給されると、例えばハードウェアモジュール 1 3 A は5 . 2 5 V の直流信号を被試験素子の指定された入力端子に対して供給する。

また、中央処理装置11が出力する制御信号は例えば信号を測定することを指令する制御信号であり、直流電圧を測定するためのハードウェアモジュール13日は、この制御信号が供給されると、被試験素子の指定された出力端子に接続され、その信号電圧を測定する。

これ等のハードウェアモジュール 1 3 A . 1 3 B . 1 3 C ~ 1 3 N はマイクロプロセッサ 1 4 が組み込まれていてもよい。汎用の論理素子だけで試験回路を組むと膨大な個数の論理素子を必要としても、論理回路の多くの部分をマイクロプロセッサ 1 4 で組むことにより回路基板を小型に構成することができる。この場合のマイクロプロセッサ 1 4

3

被試験素子に供給したり、正確な時間関係でその応答信号を測定するには、それらのタイミング関係を演算して各ハードウェアモジュールに制御信号を与えなければならず、一台の中央処理装置で制御するのは困難でもある。

は単なる論理素子の代替えであり、予め決められたシーケンス制御をするだけであって、複雑な判断機能を必要とするような使い方は一般にされて

「発明が解決しようとする問題点」

中央処理装置はプログラムの解読と実行、つまり、被試験素子の試験を行うための制御信号をハードウェアモジュールなどに出力すると共に、被試験素子が出力する信号の測定及び測定結果の良否の判定など、ICテストシステムの動作に必要とされるあらゆる演算制御を行う必要がある。

例えば、テストプログラムに記述されているのなに信号を被試験素子に供給する場合には、中央処理装置はそのデジタルデーク値をハードウェアを選定する場合には、得られた測定値を必要に応じて進正機算し、所定の判定表と比較して良否の判定をしたり或いはランク付けをすることもある。

しか も、数十から百にも及ぶ入出力 端子に対する多くの試験信号を正確にタイミングを合わせて

4

せるのは困難であり、敢えてその処理をさせても、 厳密な同期合わせ処理は一般に非常に複雑で多くの処理時間を要するし、いついかなる状況においても、正確な同期合わせ処理が可能かどうか疑問である。

「問題点を解決するための手段」

またこの発明によれば、下位の各処理装置のステータス情報は上位の処理装置に同一のバスに乗せて供給されると共に、上位の処理装置のステークス情報はそのバスにより下位の各処理装置に供給される。

**更にこの発明では、上位の処理装置からシステ** 

#### 時間昭63-298177 (3)

ムクロックが下位の各処理装置に供給される手段 が設けられる。

#### 「発明の作用」

この発明の構成によれば、上位の処理装置はテストプログラムの行単位による実行するを制御し、プログラム行の実際の解読及び実行は下位の専用の処理装置によって分散して行われる。

更に、この発明の構成によれば、上位の処理装置と下位の各処理装置との間でのステータス情報の相互交換はそれぞれ一度の交換で可能である。また、上位及び下位の各処理装置は同一のクロック信号に同期して動作するので、被試験素子に対して時間的に正確な試験動作が可能である。

# 第 1 図はこの発明の 1 C テストシステムの構成例を示すプロック図である。この例では、特に D C テスト、つまり、電流信号入力 - 電圧信号出力特性、或いは電圧信号入力 - 電流信号出力特性な

どのような試験に適合するように構成されている。 このICテストシステムは配復装置(図示せず)に

7

かに委ねられる。

「実施例」

下位の各処理装置 2 3 A 、 2 3 B 、 2 3 C ~ 2 3 N は 被試験素子に対するテスト信号をハードウェアモジュール 2 5 B 、 2 5 C ~ 2 5 Nを用いて制御するに適した専用の処理装置であり、ハードウェアモジュール 2 5 A 、 2 5 B 、 2 5 C ~ 2 5 N にアクセスしたりテスト状態(端子の後統なの定罪の状態) 等を変更したりするのに便利なの令語体系をもつ。又、マクロ命令化されているので上位処理装置 2 1 が自分の命令語体系を用いてハードウェアモジュール 2 5 A 、 2 5 B 、 2 5 C ~ 2 5 N に直接同じ処理をさせるより数十倍の処理速度が得られるように構成されている。

各処理装置 2 3 A、 2 3 B、 2 3 C ~ 2 3 N は上位の処理装置 2 1 からプログラム行の実行を委嘱されると、そのプログラム行を解読し、プログラム行の実行に入る。つまり、処理装置 2 3 A、2 3 B、 2 3 C ~ 2 3 N は被試験素子に対するテスト信号の入出力をする手順が記述された制御プログラムを、図には示してないが記憶装置に保持

格納されているテストプログラムの実行するを制御する上位の処理装置 2 1 と、この上位の処理装置 2 1 と、この上位の処理装置 2 1 と、この上位の処理装置 2 3 A, 2 3 B, 2 3 C ~ 2 3 N と、これ等下位の処理装置 2 3 A, 2 3 B, 2 3 C ~ 2 3 C ~ 2 3 N に 制御されるハードウェアモジュール 2 5 A, 2 5 B, 2 5 C ~ 2 5 N とで階層的に構成される。

即ち、被試験素子を試験するテストプログラムは試験の手順が行単位で記述され、上位の処理装置 2 1 はそのテストプログラムを行単位で記憶装置から順次読出し、その読出したプログラム行について実行するか否かを制御する。

この上位の処理装置 2 1 には複数の下位の処理装置 2 3 A 、 2 3 B 、 2 3 C ~ 2 3 N が接続されており、上位の処理装置 2 1 は被試験案子に対するテストの進行状態をみながら読出したプログラム行の実際の実行は下位に接続された処理装置 2 3 A 、 2 3 B 、 2 3 C ~ 2 3 N の何れ

8

しており、与えられたプログラム行の解読結果によりその制御プログラムを銃出して、プログラム 行に記述されている信号の入出力制御をする手順 を実行する。

また、処理装置23A,23B,23C~23Nに、上位の処理装置211から実行の姿嘱を受けたいてログラム行を解説し、その解説結果に対してて対は試験者子に対して予め情報が与えられているる機能条件、例えば、最小クロック幅、入力条件しるの機能をサング関係或いは禁止条件などをチェックしくは、は、数者子の破損を招くような信号状態には験者子に試験は対しているの測定を行う。

ハードウェアモジュール 2 5 A 、 2 5 B 、 2 5 C ~ 2 5 N は下位の処理装置 2 3 A 、 2 3 B 、 2 3 C ~ 2 3 N のプログラム行の実行に伴う 制御信号が供給され、被試験素子の指定された入力端子に対してテスト信号を出力したり或いは被試験素子の指

## 特開昭63-298177 (4)

定された出力端子からの信号を測定することがで きる。

1 1

上位の処理装置 2 1 は下位の各処理装置 2 3 A A 2 3 B , 2 3 C ~ 2 3 N に対して同時に処理を開始させる場合には、上位の処理装置 2 1 から双方向性バス 2 7 上を伝えられる信号は正論理として扱われる。つまり、上位の処理装置 2 1 は自分のステータス 3 2 P はスタート信号として双方向性バス 2 7を伝搬し、ワイヤードオア回路 3 1 A A 3 1 B , 3 1 C ~ 3 1 N を介して下位の各処理装置 2 3 A , 2 3 C ~ 2 3 N の各ステータス 3 2 A , 3 2 B , 3 2 C ~ 3 2 N に伝えられる。

置 2 1 及び下位の各処理装置 2 3 A . 2 3 B . 2 3 C ~ 2 3 N が接続される。また、上位の処理装置 2 1 のシステムクロック ck が下位の各処理装置 2 3 A . 2 3 B . 2 3 C ~ 2 3 N に供給される。

第 2 図はこの発明の要部の構成例を示す図である。この例では、一本の双方向性バス27が設けられ、このの双方向性バス27が設けるれ、この双方向性バス27が最近21 に位の処理装置21 がそれぞれワイヤードオア回路31A、31B、31C~31N及び31Pを介して接続され、それぞれの内部状態を示すステータス32A、32B、32C~33C、対対成される。またにはなったなりではよりでしてなりではよりないではないでは、23B、23C~23Nに供給される。

システムクロックckはクロック信号線 3 3 を伝搬していく間に、例えば 1 m 当たり数 n 秒の信号遅延を受けるので、各処理装置 2 3 A . 2 3 B . 2 3 C ~ 2 3 N に到達した時点では上位の処理装

1 2

つまり、上位の処理装置 2 1 は同期処理スタート信号として、自分のステークス 3 2 P を『1』に一度するだけで、下位の各処理装置 2 3 A . 2 3 B , 2 3 C ~ 2 3 N に自分に割り当てられている同期処理を開始させることができ、従って、ほど完全に同期した試験信号を被試験素子に供給し、或いは測定することができる。

1 4

特開昭63-298177 (5)

また、この発明では、各処理装置 2 3 A . 2 3 B . 2 3 C ~ 2 3 N は同期を要する処理が終了すると、 ステータス 3 2 A , 3 2 B , 3 2 C ~ 3 2 N を終 了したことを示すものに変える。この場合には、 終了信号は負論理として扱われる。即ち、下位の 各処理装置 2 3 A, 2 3 B, 2 3 C ~ 2 3 N は同 期処理が終了するとそれぞれのステータス32A, 3 2 B, 3 2 C ~ 3 2 Nを「O」にする。この各. 終了信号はワイヤードオア回路31A,31B, 3 1 C ~ 3 1 N を介して双方向性バス 2 7 に出力 される。従って、全てのステータス 3 2 A 、 3 2 B 、 3 2 C ~ 3 2 Nが「0」に操作されると、初めて 双方向性バス27上の信号は「0」に変化する。 上位の処理装置21はこの一本の双方向性バス27 に乗せられてくる信号のレベルを監視することに より、各処理装置 23 A, 23 B, 23C ~ 23N による同期試験処理が完了したか否かを知ること ができる。 従って、各処理装置 2 3 A . 2 3 B . 2 3 C ~ 2 3 N の同期処理の終了信号を各別に読 出す必要がなく、その分だけ他の処理を行うこと

1 5

るので試験速度の向上にも大いに効果がある。 4. 図面の簡単な説明

第1図はこの発明による「Cテストシステムの実施例を示す構成図、第2図はこの発明の要部の構成例を示す図、第3図は従来の「Cテストシステムの構成例を示す図である。

11: 中央処理装置、12: 制御線、13: ハードウェアモジュール、14: マイクロプロセッサ、21: 上位の処理装置、22: 制御バス、23: 下位の処理装置、24: 制御線、25: ハードウェアモジュール、26: マイクロプロセッサ、27: 双方向性バス、31: ワイヤードオア回路、32: ステータス、33: クロック信号線。

特 計 出 願 人 株式会社 アドバンテスト 代 理 人 草 野 卓 ができ、 速やかなシステム制御が可能になる。 「発明の効果」


以上に説明したように、この発明によれば、上位に在る処理装置は専らプログラム行の実行は下位の複音を制御し、プログラム行の実際の実行は下位の複音数の処理装置に分散して行わせる階層構造とした機成にする。この分散型アーキテクチャによる処理速度の向上を図ると共に、各階層毎に最適な命令語体系を使用しているので制御信号を出力するまでの処理が非常に早くなり、被試験案子に対するテストを高速に行うことができる。

また、この発明の構成によれば、被試験素子に対する試験を下位の各処理装置により分割して行うに際し、下位の各処理装置間ではゞ完全に同期をとって制御プログラムを処理をすることが可能となり、被試験素子に対して同期的或いは正確な時間順序に従う試験信号の供給及び測定が可能となった。

また、これらの同期的処理に関する上位の処理装置によるシステム制御処理が速やかに実行され

1 6

## 为 1 図



## サ 2 図

